ADS1278-SP: ADS1278关于DRDY信号波形以及信号周期疑问

Part Number: ADS1278-SP
Other Parts Discussed in Thread: ADS1278

目前,硬件设计置为高速模式(00),外部时钟16.384M,clkdiv = 1,按照手册table8应当计算出为  data rate = 16.384M/256 = 64k,但是实际上LA测得drdy波形周期却对不上。如下图:image.pngdrdy波形周期约为32k,并且交替出现一个窄波+一个宽波。使用模式为SPI模式,Decreat模式。但是实际上窄的drdy波形宽度符合figure76,宽度为1/64k,并且Tconv时间也符合。image.png

请问我这种现象是否正常,因为drdy实际信号周期为32k。那么为什么又叫data rate 为64k。附上我的硬件电路配置:image.png

  • 您好,收到了您的案例,调查需要些时间,感您的耐心等待。

  • 你好,

    ADS1278 输出数据速率为正确的 64kHz 速率,可以在相邻的 DRDY 下降沿之间测量。

    系统处理器读取数据的速度不够快,只能读取每隔一个转换结果,因此有效读取速率只有 32kHz。漏读部分样本也导致了观察到的 DRDY 脉冲宽度较小。

    在每个 DRDY 下降沿,将转换结果时钟输出到设备,以保持所需的数据速率。

    问候,
    基思·尼古拉斯
    精密ADC应用