使用ADS7885EVM板在Quartusii9.0环境下使用Verilog语言开发。使用其进行采样数据偏差较大,对直流电采样有较大偏差,而且采样区间正负电压都有比较奇怪,在仔细阅读使用说明后并没有解决采样噪声过大的问题,本人在做毕业设计,请求专家指导
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
使用ADS7885EVM板在Quartusii9.0环境下使用Verilog语言开发。使用其进行采样数据偏差较大,对直流电采样有较大偏差,而且采样区间正负电压都有比较奇怪,在仔细阅读使用说明后并没有解决采样噪声过大的问题,本人在做毕业设计,请求专家指导