Part Number: ADS127L18
ADS127L18通过引脚设置为硬件编程,速度模式设置为最大速度模式,滤波器设置为宽带滤波器,OSR=00,ADC有正常输出,如果滤波器设置为SINC4滤波器(SCLK/FLTR=1),则ADC无输出,调整时钟频率,OSR结果都是,DCLK,DOUT,FSYNC引脚上都没有波形。
您好,已经收到了您的案例,调查需要些时间,感谢您的耐心等待。
可以参考下面软硬件资料以及相关帖子对照检查下:
https://www.ti.com.cn/cn/lit/pdf/ZHCUBT8
https://github.com/TexasInstruments/precision-adc-examples/tree/main/devices/ads127l18/verilog
https://www.ti.com.cn/tool/cn/download/ADS127L18-MSPM0-EXAMPLE-CODE
ADS127L18: How to set DCLK frequency in Hardware Programming Mode - Data converters forum - Data converters - TI E2E support forums