Part Number: ADC3663
我项目用 TI 的 ADC3663 两路做信号采集，两路采样时钟 40MHz，想开启片上 4 倍实抽取过采样降噪，没有射频 NCO 变频需求。想跟您确认几个官方标准配置：
第一，完整 SPI 寄存器写入顺序和对应寄存器数值；
第二，4 倍抽取 2 线 LVDS 模式下 DCLKIN 时钟是多少，必须和采样时钟同源吗；
第三，双通道同步抽取，SYNC 同步引脚怎么配置、什么时候发同步脉冲才能保证两路信号对齐；
第四，开启抽取带来的 23 个周期延迟，两路通道会不会同步延迟，FPGA 怎么补偿；
如果我先做了10MHz的普通采样，想改成40MHZ+4倍过采样提高信噪比，二者之间的配置有什么区别？仅仅只是把抽取倍数从1倍改成4倍么？
