This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
JESD有时钟复位、CGS、ILAS几个同步环节，怎么确定位于哪个环节？
用示波器采样JESD线上的数据，感觉没有信号输出
不一定所有的状态都能从外面的信号上检测出来的。根据特征尽量识别吧
JESD的线速率是非常高的。不一定能trigger上的。
最终的结果是看建链是否成功
我描述一下现在的现象：
1.FPGA端JESD204B Subclass1接收数据无法实现同步
2.降低采样时钟到12.5MHz，2ADCs/Lane，理论上每个Lane线速率是500Mbps。使用高采样率/高频率示波器测量数据路径，感觉完全没有信号。
所以，现在的问题是
A.能否通过ADS52J90的内部寄存器读取到当前的同步状态（手册上没看到，所以不报希望）？
B.我怀疑是我对ADS52J90的寄存器配置出现了问题。SPI写完寄存器之后需要特定操作让寄存器配置生效吗？（已经回读寄存器，与写入一致，但是JESD接口仍不发送数据）
寄存器读写正确是第一位的
JESD204B的 L ，M，F，S等参数。ADC和FPGA的要一致可以。你用FPGA的Core生成的时候要注意这个
