• 状态
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 14 订户
  • 视图 1523 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

ADS1274采样率疑问

YtXwz
Intellectual 290 points
Other Parts Discussed in Thread: ADS1274

我们用c6748的mcasp口驱动ADS1274,模式使用TDM，帧同步，高精度模式，但是采集的数据噪声非常大

10分频HCLk频率为2.4Mhz，8分频fsclk 为300Khz，传输4个通道共96bit，则帧速率是300Khz/96=3125hz。

按照datasheet说的，fdata=fHCLk/512=4687.5Hz， 现在传输速度是3125Hz，请问这种速率正确么？

  fdata=fFSYN=fsclk/96 和 fdata=fHCLk/512，这个不是整数倍的，这两个是什么关系，谢谢

  • 0
    TI__Guru**** 295050 points

    您这里的HCLK指的是什么时钟？ SCLK给的频率为多少？ 高精度模式的话，fsclk不应该是27Mhz吗？

  • 0 回复 Kailyn Chen
    Intellectual 290 points

    HCLK  是指mcasp的 引脚，连接的是ads1274的clk


    我们用的clk 是2.4Mhz，8 分频  sclk 为 300Khz


     fclk 应该最大是 27Mhz吧，可以比27mhz小啊，不知道理解正确吧

  • 0 回复 YtXwz
    TI__Guru**** 295050 points

    YtXwz 说：

    HCLK  是指mcasp的 引脚，连接的是ads1274的clk


    我们用的clk 是2.4Mhz，8 分频  sclk 为 300Khz


     fclk 应该最大是 27Mhz吧，可以比27mhz小啊，不知道理解正确吧

    这个理解没有问题，Fclk的最小频率为100Khz，最大为27Mhz。 Fframe=256fCLK～2560fSCLK范围。

  • 0 回复 Kailyn Chen
    Intellectual 290 points

    我们现在用  clk 是 2.4Mhz，8 分频  sclk 为 300Khz ，用mcasp接口的话，传输4通道24bits  一共 96bits，那么用mcasp传输的帧速率就是fmcasp=300K/96=3125hz


    但是按照datasheet说的，高精度的fdata=2.4Mhz/512=4687.5 

    那么用3125hz的帧速率传输会有问题么？ 

    除非用FPGA做 否则没法做到传输帧速率和fdata=2.4Mhz/512 相等 ？

    是否有必要一致？