This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如图
电路中OE该如何设计，直接上图方式是否可以，另外其他引脚是否有需要改正的地方，谢谢~
如果你想在上电时保持高阻抗状态，OE引脚需要通过一个电阻拉低，在上电完成后再把OE拉高。如果不关心上电时的I/O口状态，OE引脚可以直接接VCCA，也可以通过电阻接VCCA。
