This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
ADS1271在MODE浮空的情况下采样率Wie主时钟的512分之一，即fs=fclk/512，如果使用不当，会不会出现采样率的主时钟不是这个对应关系的情况，例如当fclk=1024kHz时，理论上fs=2K，但实际上fs=1.2K或者其他，什么情况下会出现这种问题？
MODE浮空, 是高精度模式. 不知道你的时钟信号是否稳定和幅度足够
时钟的jitter是不是太大？建议输入时钟需要精度高，jitter小的作为输入。
时钟是由FPGA产生的，中间用了模数隔离芯片，一个时钟源驱动6个ADS1271
时钟是由FPGA产生的，中间用了模数隔离芯片，一个时钟源驱动6个ADS1271, 应该没问题吧
