This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
AFE5801在讲解TGC 控制reg时，说Tclk是通道采样时钟，是设备输入时钟周期的两倍，这是为什么？采样时钟跟输入时钟不是应该一样的吗？比如说我的采样率为1.8MHz，那么输入时钟fclkin应该输入多少？Tclk又等于多少？
你好，请参考第9页时序，输入时钟就是采样时钟。TGC控制的reg低8位只是控制增益变化的速度。
你好，第26页，介绍REG_VALUE时，有这样一段话：(a multiple of 8 × Tclk;
Tclk being the channel sampling clock, i.e., double the period of the device input clock)
