This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

ADS7865采样芯片的一些问题

Other Parts Discussed in Thread: ADS7865

应用环境:Intel FPGA+ADS7865完成模拟电路采集
问题1:除了参数手册外,是否有更详尽的软件代码案例。Verilog如何编写ADS7865的相关代码?
问题2:此芯片可实现3+3伪差分或者2+2全差分的采样,最高可实现2M采样率。但是在3+3模式2M采样率下,数据能否保持同步传输?能否实现数据的及时读取?
问题3:3+3模式下,能否每次只读上3路数据,忽略下3路?(能否实现6路采集,但只读取某几路?)

  • 1. 很抱歉,没有参考代码可以直接参考呢。

    2. 伪差分和全差分相比,可能没有全差分抑制共模噪声的效果那么好,但是也能有效的抑制噪声,抑制EMI,相比单端信号来说有一定的优越性。 所以不论是全差分还是伪差分模式, 2M采样率都能支持的,不会影响功能。

    3. ADS7865 集成两路ADC,如果配置为全差分模式,那么每路ADC的CHx0-作为参考,所以每路ADC有3路输入,为3:1的架构。 

    所以每路ADC只能选择1路,两个ADC的话,6路输入,每次只能读取ADC的其中1路,一共能读取2路。

    参考Table2看下:

  • 您好,感谢您对TI产品的关注!
    2、如果在整个序列被转换后读取输出数据,则输出数据以后进先出的方式呈现,但是我认为您可以使用数据手册Figure 33.Sequencer Modes (Example: SL = '11')中的mode2,在两个连续转换之间的BUSY时间内读取,以实现数据的及时读取。
    3、可以的,因为这个转换器的同时采样特性,ADS7865不允许您选择CHA或CHB,因此只能忽略不需要的通道数据
x 出现错误。请重试或与管理员联系。