您好！
我现在有一款高速CCD需要设计驱动电路（3.3V->5V），前级由FPGA输出3.3V电平信号，经由后级驱动芯片转换为5V驱动电平，该CCD的时钟频率为35MHz，时钟管脚的输入电容为350pF，另一类要求比较高的信号是CP和RS驱动信号，他们的频率也为35MHz，但脉冲宽度为周期的四分之一，这类信号输入管脚的电容为20pF。
请问有满足这样驱动场景的驱动芯片吗？能接受时钟信号与其他（如RS/CP）信号采用不同的驱动芯片或驱动芯片并联输出使用，但要注意器件的传输延时是否会对整体驱动信号时序造成影响
