This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

ADS131A04: 报错F_RESYNC

Part Number: ADS131A04

按照手册上的初始化流程每一步反馈信号均正常,到最后输出ADC通道数据时发送NULL指令查询状态返回0x2214,查询手册发现存在F_ADCIN和F_RESYNC两种错误。

其中查询STAT_P寄存器状态返回0x2309,发现AXIN4和AXIN1超量程,本次使用内部参考电压4V,只是用了AXIN2输入5V电压,AXIN1预留了外部输入端口但未使用,AXIN4接地,请问F_ADCIN错误该如何解决?

另外想请教引起F_RESYNC的原因是什么,板子上只是用了一块ADS芯片,使用的是同步从机模式,采用FPGA做主机控制,我将DRDY_N与CS_N相连输出给ADS芯片,还麻烦大佬帮忙解答。

  • 您好,

    您是单电源供电吗?A_SYS_CFG Register中VNCPEN配置的是什么?VNCPEN是0或1将决定比较的高和低阈值

    根据datasheet 中9.5.2.3.5 Data Ready (DRDY) 描述,在同步从属模式下, DRDY 是一个输入信号,必须按照设备设置的数据速率进行脉冲。 将 DRDY 输入信号与内部生成的数据更新信号进行比较,以验证这两个信号是否同步。 预计将以编程数据速率或其倍数进行高到低 DRDY 转换。 如果出现意外的 DRDY 输入脉冲, STAT_1 寄存器中的 F_resync 位标志将重置, ADC 数字滤波器将重置。因此,应该是DRDY脉冲速率与编程数据速率或其倍数不同步导致的。

  • 您好,

    我的供电电源是模拟AVDD为5V,数字IOVDD为3.3V, A_SYS_CFG的配置命令是0x4b78,即VNCPEN配置为0。

    请问将DRDY输入信号与内部生成的数据更新信号比较,是指DRDY的周期要跟fdata的周期一致吗?同时我是采用直接使用主机产生的sclk来生成fdata的。

    还想请问这个错误是会影响到ADC的输出结果的是吗?谢谢!

     

  • 这是我原理图里ADS芯片的配置方式

  • VNCPEN配置为0,即将AVDD and AVSS作为高和低阈值,单电源供电的话,AVSS=0,模拟输入接地因为干扰的原因,不可能稳定在0V,AVSS管脚处电压与模拟输入稍微不同的时候,模拟输入就可能超量程,模拟输入悬空的情况一样,模拟输入端悬空,输入电平不固定,耦合电磁干扰,也可能超量程。单电源供电的话,建议VNCPEN配置为1

    是的,DRDY的周期要跟fdata的周期一致

    有这个错误标志,您不会获得错误的数据, 这只是意味着用于同步的 /DRDY 输入在错误的时间出现,并且数据的读取被新数据中断 ,因此可能会丢失转换结果。

    如果您只使用一个ADS131A04,建议您使用异步从属模式,检测DRDY 信号输出低电平 (低电平表示转换完成),然后读取数据。

     

  • 请注意VNCPEN配置为1的话,输入范围负端扩大了,但是供电电压范围也变了,同时ADC的调制频率fMOD也变了。

  • 您好,因为板子已经规划好,所以ADS芯片的工作模式已经固定为同步从属模式,不知道有没有办法能观测到芯片内部生成的与 /DRDY 相比较的信号呢,因为确实主机发送的 /DRDY 脉冲周期按理论来说应该是一致的,但是还是没办法与内部信号同步,有点难发现哪部分时序没对上

  • 您可以监视done信号,它指示转换的完成, 通过done信号,去读取数据, done 的时间应该与用作输入的 DRDY 同步信号完全相同。

  • 好的,十分感谢,确实是主机发送的 /DRDY 信号的时序错误,问题已解决,十分感谢您的耐心解答