关于ADS131A04有几个问题想请教一下
1.不同采样率下的有效分辨率：我看手册里只有8KSPS时的有效分辨率位20.6。其他速率下的有效分别率在哪可以查到或者如何计算，特别是128KSPS时的有效分辨率。
2.信号输入：输入信号的带宽范围能到多少？输入信号是否需要驱动电路？手册中的【公式5】的输入阻抗的计算公式应该如何理解，是要求采样电容的电压达到输入电压的多少比较合适？
3.Gain处理：我看手册里有一个Gain放大处理，请问这个Gain是在ADC之前有一个PGA模拟处理？还有后期的数字处理？这个Gain处理的位置在哪？
１. 不同供电电压， 不同增益条件下的不同采样率的有效分辨率参考datasheet Table1-4. 比如±2.5-V Analog Supply，Gain=1时参考Table3，8Ksps的有效分辨率为20.6，128Ksps的有效分辨率为15.64.
2. 输入信号的带宽，根据奈奎斯特定律，采样频率至少要大于输入信号的两倍带宽。关于输入阻抗，参考Figure 38，采样电容从驱动ADC输入端的传感器获得瞬态电流，这个电流的平均值用来计算Zin的有效阻抗，ZIN = VIN /IIN。这个有效的输入阻抗是调制器采样频率的函数，可以用公式5来进行估算。
3.指的是ADC的数字增益，5个可配置的数字增益用来帮助最大化ADC的code 范围。
1、
看手册里模拟信号输入端也有类似于采样保持电路，请问这个采样保持电路和SAR ADC的采样保持电路概念一样吗？驱动电路需要像SAR ADC一样设计吗？在采样时间能让采样电容的幅值跟随到输入信号的LSB误差范围内。
2、由于没有看到手册里的同步采样控制信号，请问ADS131A04是如何控制采样同步？是芯片内部做了同步采样设计吗？
关于ADS131A04采样保持器，我还有一个问题。
按照ADS131A04手册9.3.2说明（如下图所示），采样保持器的采样频率为fMOD（4.096MHz），也就是采样时间只有T_mod/2（约为0.122uS），这样要是在这个时间内采样电容能达到24bit的精度，就要求输入端的输出阻抗要很小才能满足要求。
但是按照手册中的典型应用10.2（如下图所示），其中R3=100Ω、C1=2.7nF，作为输入端RC，应该不能在T_mod/2的时间内使采样电容达到24bit（甚至20bit）的精度。如上次您发的培训视频内容：training.ti.com/ti-precision-labs-adcs-introduction-sar-adc-front-end-component-selection
所以我想请问一下，是不是我对于ADS131A04的采样保持过程或者是采样时间理解存在误区。
期待得到您的指导！！！
