This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
ADS1256外接晶振不起振，工作时间越长，上电起振的几率越低。
在晶振起振时，读出的AD值正确。
有没可能是PCB布局布线导致杂散电容太大导致，但我们把周围的对地铺铜去除后，不起振的问题会改善，但不能完全解决。
请帮分析导致晶振不起振的可能原因。
相关PCB布线如下：
您好，很有可能由于杂散电容会导致晶振不起振。但是杂散电容有很多因素，有些是来自via，或者trace长度或者和器件连接都会产生杂散电容。 所以我们在电路中使用起振电容时，如果使用晶振的最大负载电容会出现无法起振的现象，其实即便最佳布局也会出现类似现象，因为trace走线相当于电容器。
layout布线的理念就是走线尽可能短，极低阻抗的回流路径的对称电路。
晶振电路布线不超过10mm, 基本对称，无过孔。
还有其它改善措施和建议么。
晶振的spec，负载电容多大？就像我上面提到的，计算起振电容的时候，别按照最大负载去计算，也就是说适当降低起振电容的值再看看。
另外，demo中推荐了晶振的型号，可以根据demo中提供的晶振型号，对比下目前您使用的晶振，考虑更换和demo中电气参数类似的晶振。
