1、请问pin14DRDY引脚不用可以悬空吗？手册里好像并没有提到。
2、手册建议IOVDD脚用1.8V，
,如果用了3.3V会大大折扣ADC性能吗？我比较倾向用3.3V，正常使用的频率<=100Khz,，SPI时钟可以设置慢一点，2Mhz~4.5Mhz。IOVDD用了3.3V应该也不会给ADC带来额外的噪声耦合吧。
3、
这里说要让SCLK和CLK保持相位一致性，建议了几个比例关系，那1：4之后是不是1：8？外部时钟CLK=25.6MHZ，按比例计算的话，SCLK都带小数，SCLK在这个比例附近是不是也没事。比如1：4时，SCLK=6.4Mhz，那么用6Mhz/7Mhz是不是也可以呢.
4、
这个相位偏差怎么保证呢。使用的时候还得用设备实际测量SCLK和CLK的相位吗。好像严格按照比例关系是不是就保证了相位<5ns，如果保证不了这个相位唯有什么后果呢
