关于ADS1278高精度采集电路的设计

关于问题1：

ADC的GND与AGND的处理按照传统的设计思想主要如下：

1.单点连接，利用两个地回流路径上断开，互不干扰

2.磁珠相连，利用磁珠的高频下高阻特性保证数字数字地和模拟地的分开

与FPGA的DGND是要相连的。

再补充一点，还可以通过不同层地过孔相连

Kevin Chen1 说：

关于问题1：

ADC的GND与AGND的处理按照传统的设计思想主要如下：

1.单点连接，利用两个地回流路径上断开，互不干扰

2.磁珠相连，利用磁珠的高频下高阻特性保证数字数字地和模拟地的分开

与FPGA的DGND是要相连的。

问题2：

±6V没什么好说的，另外为什么有两个﹢5V的电源，个人认为用一个就可以，+5VA给驱动器供电，同时通过磁珠转化得到+5VD作为数字电路供电，并通过LDO得到3.3VD和1.8VD

Hi

   ADC与PFGA如果距离比较远，ADC可以采用晶振，如果比较近直接采用PFGA的CLK，两种选择都是可以的，后者成本低一点，只要没有干扰就行。

Kevin Chen1，谢谢您的回复

关于第一个问题，我看过一种说法就是对于低数字电流的ADC，它的AGND和DGND是不应该分开的，用一个电容并在ADC的DVDD和DGND之间，提供一个退偶的环路。而且要跟其它的数字电路的地分开，如果ADC的DGND与其它数字电路的地连在一块，和AGND单点相连的话，那么数字电流的噪声必然会通过ADC内的杂散电容耦合到AGND，影响模拟电路的性能。所以一般的接法应该是ADC的AGND和DGND连在一块，并与其它的数字地隔开。但是ads1278是Δ-Σ型的，数字电流比较大，需要的退偶电容比较大，可能会难以实现。所以来求助，怎样接地会达到最佳性能

Kevin Chen1，您好

关于第二个问题，+5VA通过磁珠得到+5VD作为数字电路供电，但是数字电路的电路的电流噪声很大，会不会磁珠难以隔离其它频带噪声，从而对模拟电源造成大的影响？我之前做过实验，就是你那种说法，但我可能犯了一个错误，采用串联的单点接地，结果ＦＰＧＡ工作起来后给模拟电路造成很大的干扰。所以我就想加一组电源，用并联单点接地，单独给数字电路供电。现在处于电路重新设计阶段，所以来请教下有没有好的方案。

Johnsin Tao，您好

你是从成本面进行说明，但是我想知道那种方案对ADC的干扰小？你说只要没干扰就行，但是没干扰能做到吗？

你觉得有没有必要用隔离器把两边隔开呢？

Hi

  如果从干扰上看，我觉得用晶振比较好，选取一个比较干净的GDN, layout可以尽量靠近芯片。 从FPGA得到，都会用到同一个数字GND. 我觉得是可以不要隔离的。

加退偶电容肯定是要的，如果是低数字电流，那AGND和DGND不分开是因为电流小，回流造成的影响小，但是我觉得模拟部分的地坛噪声还是会耦合到数字部分，所以我建议将模拟地与数字地断开，之前介绍的几种做法都是断开干扰回路和滤波角度出发的。如果担心大电流的数字回路干扰其他数字回路，那可以将另外的数字地继续独立出来，作为DGND2。

xian zhang3 说：

Kevin Chen1，谢谢您的回复

关于第一个问题，我看过一种说法就是对于低数字电流的ADC，它的AGND和DGND是不应该分开的，用一个电容并在ADC的DVDD和DGND之间，提供一个退偶的环路。而且要跟其它的数字电路的地分开，如果ADC的DGND与其它数字电路的地连在一块，和AGND单点相连的话，那么数字电流的噪声必然会通过ADC内的杂散电容耦合到AGND，影响模拟电路的性能。所以一般的接法应该是ADC的AGND和DGND连在一块，并与其它的数字地隔开。但是ads1278是Δ-Σ型的，数字电流比较大，需要的退偶电容比较大，可能会难以实现。所以来求助，怎样接地会达到最佳性能

你可以先在原来的板子上割一下板，串两个磁珠或0R电阻（5V电源和地）验证一下看看。

xian zhang3 说：

Kevin Chen1，您好

关于第二个问题，+5VA通过磁珠得到+5VD作为数字电路供电，但是数字电路的电路的电流噪声很大，会不会磁珠难以隔离其它频带噪声，从而对模拟电源造成大的影响？我之前做过实验，就是你那种说法，但我可能犯了一个错误，采用串联的单点接地，结果ＦＰＧＡ工作起来后给模拟电路造成很大的干扰。所以我就想加一组电源，用并联单点接地，单独给数字电路供电。现在处于电路重新设计阶段，所以来请教下有没有好的方案。