• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 17 订户
  • 视图 2123 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

两片ADC08D1520同步问题

sundy xie
Intellectual 750 points
Other Parts Discussed in Thread: ADC08D1520, ADC07D1520

你好，

我们想用两片ADC08D1520实现对同一信号进行同步采样；

实验场景为：用同一时钟给两个芯片的CLK提供时钟；

实验结果是：两片ADC08D1520的DCLK每次都有相位差，而且相位差不固定。

是不是不能用两片ADC08D1520实现同步采样？或者有什么办法实现两片ADC同步采样？

谢谢！

  • 0
    TI__Genius 15705 points

     这颗芯片对华禁运，需要许可证（License）才可在华使用。请确认你已与TI签过license，否则TI不提供任何技术支持。

  • 0 回复 Decapton Wang
    Prodigy 50 points

    两片ADC07D1520同步问题

        我正在使用TI公司的两片ADC07D1520芯片对同一信号进行同步采样，现遇到类似问题，还麻烦帮忙解决一下！

          
           场景：由同一时钟源给两片ADC07D1520芯片提供采样时钟，采样频率相同；两片芯片都设置为(Dual-Edge Sampling)DES模式和 1:2 Demultiplexed Mode；待采样的信号源为单载波；
           问题1：两片芯片的采样结果存在相位差；并且在单载波频率固定，采样频率固定的情况下，断电重新下载程序后(程序一样)，每次采到的两个信号相位差不同（大于2个）；
                       这样的话，是不是不能用两片ADC08D1520实现同步采样？或者采用什么办法可以实现同步？并且FPGA依靠什么确定两块芯片已经同步了？
           问题2：我有看到可以借助DCLK_RST信号来确定DCLK和CLK之间的相位关系，但DCLK_RST信号的下降沿必须与采样时钟CLK同步。
                       当采样时钟很高的时候(比如1.2GHz)，FPGA不能接受这么高的时钟，DCLK_RST由FPGA产生，我如何保证DCLK_RST满足所需要的时序关系？
          麻烦尽快回复！很着急！谢谢！
  • 0 回复 user4548689
    TI__Mastermind 30930 points

    两片并行很难实现的

    不论做交织采样还是什么