ADS5294: 在test pattern mode时数据异常

补充一下，将14bit输出改为16位输出（修改ADDR 46[11:8]），没有这个问题，改为12位输出会出现问题。

您好，

上面给出的实际值是控制器检测到的还是通过示波器实际测量 ADS5294输出端的波形得到的？建议您用示波器或逻辑分析仪实测一下ADS5294的输出看是怎样的？

实际值是通过FPGA读到的。您可能感觉FPGA读到的不可靠。但是在ADC是FFFF输出时，得到的最后两位00肯定是实际值。

从14bit改为12bit，您仅修改的 寄存器0x46[11:8]的这几位吗？

在test pattern模式下只能输出14bits，应该不能设置输出12bit、或16bit，您在输出全1时，是怎样设置的？

1、从14bit改为12bit，仅修改的寄存器0x46[11:8]。

2、16bit和12bit模式下输出的是递增值，不是固定值。确实在16bit模式下输出固定值的话，有两位是自动补偿的。

我已将您的信息反馈给美国的工程师，他明天会给答复，请耐心等一下

感谢您的耐心等待！

得到的回复：

他说他使用EVM板在test pattern模式下没有看到会出现不正确数据的问题。

他说这看起来像是一个时间问题。如果在FPGA侧或设备侧存在任何路由不匹配，在高速下则可能会发生此问题。

您是否可以提供以下信息：

1.您使用的工作频率是多少？ -如果是时间冲突，我们可以以较低速度运行设备来确认，并查看是否出现问题。

您是否可以在不同的低速下检查这个现象，比如将速度降低为之前速度的一半。

2.您是使用TI EVM + TSW1400解决方案还是使用自己的电路板？

I brought up the EVM and so far I am not seeing the issue of incorrect data in test pattern mode.

To me, it looks like a timing issue. It could happen at high speeds if there is any routing mismatch. It could be at the FPGA side or the device side.

Can you please provide the following information:

1. At what frequency are the customer operating? - If it is timing violation, we can confirm it by running the device at lower speed and see if the issue occurs.

Can you ask the customer to check the same at various lower speeds. My be at half the speed.

2. Are they using TI EVM + TSW1400 solution or they have their own board?

1、时钟输入是75MHz，也试过40MHz，均有问题。实际测试时钟抖动是12PPM。将75M进行内部PLL减半也有问题。

2、使用的是我们自己的电路板，没有验证TI EVM + TSW1400

已反馈您的信息，还没收到回复，收到回复后我会第一时间回复给您