TI工程师你好，最近我们正想做一个多通道脑电采集系统，使用ZYNQ驱动评估板的子板搭建一个简单采集系统。我们使用信号发生器产生正弦波，能够采集到数据。但是还有如下几个问题：
1、我们ZYNQ这边SPI读取数据时，是通过判断DRDY信号为低电平时读取数据，那么如何保证采集时不会丢数据呢？比如当我还在采集数据时，下一次的DRDY又变成低电平时，是否会出现丢数据的情况？
2、还有就是我们是打算将采集数据的程序放到中断中来实现，也就是DRDY低电平触发中断，然后采集数据，那么当有多个芯片时，采集数据的时间是否会很长？这样如果中断时间过长，应该就有可能会出现丢数据的情况，我想问下该如何保证数据的完整性呢？或者如何判断ads1299是否有丢数据呢？
这些问题对我们比较重要，希望能尽快收到回复， 非常感谢！！
您好，
1、您可以根据设置的采样率来计算下SPI的通信速率，使用的SPI速率需在一个采样周期内可以有足够的时间将转换结果传输到主控端，这样可以保证在每个DRDY信号来临之前，转换结果已读取完成；
2、您是使用菊花链连接方式吗？在datasheet 中 10.1.4.2 Daisy-Chain Mode提供了在这种连接方式下的SPI时钟 SCLK的计算公式，如下截图
以上如有疑问请回复帖子
1、也就是通过上面的公式算出SPI的时钟，那么只要高于这个速率的话就一定不会丢数据是吗？但是调高SPI速率的话，会出现DRDY低电平时重复读同一次的数据吗？
2、是的，我们打算将16个芯片或者32个芯片按照菊花链的模式接起来，那么也同样是按照您给的那个公式计算SPI的SCLK，只要超过这个值也是不会出现丢数据的情况是吧，我这样理解是对的吗？
感谢回答！！！
1、只有您检测到DRDY信号就去读转换数据，在转换周期内完成AD转换结果的读取，就不会丢失数据；
但是调高SPI速率的话，会出现DRDY低电平时重复读同一次的数据吗？
这里就看您是怎样检测DRDY信号了，如果仅是触发检测，那么没问题，完成一次样本的转换就会产生一个DRDY信号，不会重复触发；如果您是完成一个样本的读取后去轮询DRDY的电平状态，那么就会发生重复读取转换数据；
2、是的，但是请注意SCLK在不同DVDD供电电压下可以使用的最大速率不同：
还请注意多片ADC时信号间的延迟以及下面PCB Layout注意事项：
