ADS1299-4: 驱动问题

您好，

fCLK 时钟您是使用的内部还是外部的，看下CLK时钟是否正确提供？

上电前您直接将START pin拉高，上电后您用示波器是否可以检测到DRDY信号？

是的，采用的是外部晶振。

还没尝试，FPGA的START引脚最开始为低电平，当配置完寄存器和通道数据后，将START拉高随后DIN写入RDATAC

我的上电PWDN，是由某个按键控制，按键也进行了消抖，当按键按下，PWDN为0，当按键松开PWDN为1

我想请问PWDN，和RESET引脚的控制是主控发出的吧

上电前将START拉高，您指的是先将START拉高后，然后再拉高PWDN和RESET，也就是根据手册初始化的流程，只不过将拉高START放在最前面？

那几个内部电压节点，在测量时需要采集板和主控板进行连接吗？还是说只给采集板供电即可

你好，昨晚我将采集板和FPGA主控进行连接，进行了电压测量，Vcap1 = -1.3v；Vcap2 = 0v；Vcap3 =4.3v；Vcap4 = -2.2V

我的Vrefp和Vrefn都是-2.5v

Ze A 说：

我想请问PWDN，和RESET引脚的控制是主控发出的吧

这个要看您硬件电路的设计，这两个管脚是否连接到了主控端的控制管脚，建议外接上拉电阻的，以保证上电后有个默认状态；

Ze A 说：

上电前将START拉高，您指的是先将START拉高后，然后再拉高PWDN和RESET，也就是根据手册初始化的流程，只不过将拉高START放在最前面？

我说拉高START有DRDY信号，是默认PWDN和RESET已经使能或拉高了

Ze A 说：

那几个内部电压节点，在测量时需要采集板和主控板进行连接吗？还是说只给采集板供电即可

 您说的是VCAP那几个管脚吗？我应为只要给ADS1299供电就可以了

Ze A 说：

昨晚我将采集板和FPGA主控进行连接，进行了电压测量，Vcap1 = -1.3v；Vcap2 = 0v；Vcap3 =4.3v；Vcap4 = -2.2V

您是怎样供电的？双电源供电吗？各供电电压是多少？您可以附上电路图吗？下面是datasheet推荐的双电源供电电路连接：

Ze A 说：

我的Vrefp和Vrefn都是-2.5v

这是异常现象，如果都是 -2.5V，那基准电压就是0V了

1.针对PWDN和RESET，如图，两者通过排针和FPGA主控进行连接，

2.我的START信号就是在RESET发出低电平脉冲并拉高后完成寄存器等配置后才拉高

3。针对Vcap那几个管脚的电压，和主控板连接与否会出现不同的电压将采集板和FPGA主控进行连接，进行了电压测量，Vcap1 = -1.3v；Vcap2 = 0v；Vcap3 =4.3v；Vcap4 = -2.2V。不进行连接的话，电压则不对。此外，Vcap4的电压和您给的参考资料不同。

4.采用的是双极性供电，AVDD2.5V，AVSS-2.5V，DVDD3.3V

5.Vrefn Vrefp 电压都是-2.5V，所以基准电压不对，还造成了Vcap4的电压错误

此外我的采集板通过电池供电，不过这个没有电源开关，也就是 只要电池有电，那么AVSS，AVDD，DVDD始终存在

Ze A 说：

1.针对PWDN和RESET，如图，两者通过排针和FPGA主控进行连接

1、那上电后需要将它们置高以使能设备；

Ze A 说：

2.我的START信号就是在RESET发出低电平脉冲并拉高后完成寄存器等配置后才拉高

2、上电复位后是否发送了SDATAC命令？上电后默认工作在连续转换模式需发送SDATAC命令停止AD转换，然后再去配置寄存器，验证寄存器配置成功，再去拉高START启动AD转换。

3、因为您的PWDN和RESET管脚没有默认配置，因此需要您与主控端连接，以获得固定状态配置，我想可能是这个原因造成的Vcap pins电压异常；

那如果START未拉高时，DRDY的变化情况是什么？