This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
目前使用ADC12DJ5200RF，采样率为10GHz，与Xilinx的KU系列FPGA互联。
由于要实现确定性延时，需要获得sysref到内部LMFC上升沿之间的延时参数，以便计算准确的延时范围。
但是文档中未提及该参数。
您好，
看下面描述，LMFC可以由SYSREF信号reset 为发送器和接收器中的确定性相位，以便用作确定性延迟的定时参考
您好！非常感谢你的回复。
xilinx文档给出的计算过程中，需要明确的ttxlmfc值才能确定FPGA中的relastic buffer delay是否合适。
虽然使用sysref能够使fpga和adc之间的LMFC具有确定性的相位关系，但是并不知道具体的数值。xilinx文档给出了Trxlmfc的值，需要adc的Ttxlmfc才能计算处两个LMFC之间的具体偏差。
好的，我已将这个问题发布在E2E英文技术论坛上，看下美国的工程师是否可以提供此参数。帖子链接如下，您也可以关注帖子，以方便查看他们的回复：
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1172754/adc12dj5200rf-delay-between-sysref-and-internal-lmfc
美国的工程师的回复：
The Ttx and Tadc parameters are in section 6.10, this gives the delay values.
These values will obviously have some variations, so the elastic buffer should include a margin to absorb the changes.
