This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你好，
有很多种情况都可能导致，例如：时钟抖动太大，ADC和FPGA的连接或者FPGA内部逻辑时序约束有问题，电源等噪声影响，参考源影响，输入信号是否干净。所以你需要做的是一个一个排除这些影响。 你可以把得到的数据做个FFT可以看看是否是固定的频率的噪声的影响。
如果需要更多帮助请给更多细节的信息：波形截图、分析报告、系统结构图等。
