This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在设计中使用了一片3ppm, 0.1至10Hz带宽内噪声电压峰峰值为3.4uv的高性能电压基准芯片。
该基准芯片接2片ADC，1片DAC和一个双电阻（电压值低于10K）分压电路，基准源驱动能力没问题。请问该方法是否会对增加基准源的噪声。
谢谢！
基准源的噪声由基准源本身确定，只要在工作范围内噪声大小请参照数据手册。但是需要注意的在你的系统里挂了较多负载，应该基准的走线短不了，这样就可能存在一个不能忽视的寄生电阻，ADC和DAC在采样的时候对瞬态驱动能力要求较大，这个较大的瞬态电流在流过线电阻后还是可能把干扰信号耦合到采样转换中。
