ADS4222: 硬件配置无效及，数据偏负半轴

您好，

1、SEN引脚功能由RESET  电平决定，您是使用并行接口是吗？那么RESET  pin 您恒定接在高电平上了吗？

2、VCM电压没有超过规定，如下截图为VCM±0.05V，即最大可以到1V：

模拟输入端电路是怎样的，是否像典型应用这样将输入都偏置在VCM？

你好！感谢你的回复，

1：RESET  pin采用10K上拉到VCC(1.8V);

2

输入端的电路是参考做的。

1、您是怎样确认“硬件配置SEN引脚未起作用”的？

2、

lynn bill 说：

采集到的数据任然在0~负130之间

上述值是采集code 十进制数值是吗？

lynn bill 说：

即外部数据无法输入的情况下，采集到的数据任然在0~负130之间；

这里您采集到的二进制码是多少？

1：我这里采用3/8VCC在SEN脚上，输出信号的电平值，应该满足LVCOMS，实际测量，输出信号电平范围为600mv~1500mv，根据TI老师的提示，将RST拉高后，输出信号电平值为0~1.8V；

2：对的，上述采集code 十进制数值。原始采集到的值为06ff、06fd、06fc、06fa、或者0800、0801等；原始值很规律，就在这几个值之间变化

lynn bill 说：

将RST拉高后，输出信号电平值为0~1.8V

是的，1.8V供电的话，输出高低电平如下截图：

刚开始没注意到您附电路图了，现在看您的电路图，22脚AVDD是不是接错了？查看下PCB是否接错了？或量一下AVDD电压是否正常？

这个地方调试之初就已经处理了！电源引脚22接1.8V模拟电源

好的；

1、reset pin 您实测一直是高电平吗？您可以用示波器监测一下reset pin 吗？

RESET pin 您是否接上拉至高电平？我不确定RESET pin 是否需要外部接上拉，即是否上电启动时就需要是高电平而不是上电后再拉至高电平，因此您若外部没有接上拉，您可以尝试外接上拉至电源吗？

2、

lynn bill 说：

2：对的，上述采集code 十进制数值。原始采集到的值为06ff、06fd、06fc、06fa、或者0800、0801等；原始值很规律，就在这几个值之间变化

您这里的意思是说输出为什么不是0V吗？ADC它是存在输入失调电压的，典型值是2.5mV，最大值是±15mV，

ADS4222是12bit ADC，其输出是12bit，如果您使用的是offset 输出格式，那么输出值是在其输入失调电压范围内的。

如果您是使用的二进制

1：RESET pin 目前我是通过电阻上拉到电源的，这样就能实现硬件配置（coms并口输出，输出数据格式为偏移二进制）；如果不上拉，输出任然有信号，但是幅值范围只有600mv~1500mv，不满足

2：您是怎么做偏移二进制码的转换的？我这ADC输出的原始值是06ff、06fd、06fc、06fa或者0800、0801，应该怎么转换为电压幅值？

1、感谢您的反馈。那就是需要外部接上拉，以在设备上电的时候检测RESET pin 电平状态配置其工作方式。如果不硬件上拉，上电过程中 RESET pin电平状态不正确，不能进入期望的工作方式。

2、在ADS4222的增益是0dB时，满幅输入范围FS是2V，即-1V~+1V，输出code 分别对应000h ~FFFh，1LSB=2V/(2^12-1)=488.4uV  0V就是7FFh

801h转换为十进制数是2，乘以1LSB就是对应的输入模拟电压为2*488.4uV约为1mV

6ffh 转换为十进制数是-256，乘以1LSB就是对应的输入模拟电压为-125mV,

06ff、06fd、06fc、06fa 这几个值偏大了一些，ADS4222是12bit分辨率，不知道您为什么用4位十六进制数表示？不知道您这里采集数据是否有误？

感谢您的回复，如题我这里的主要问题就是采集到的数据（0值偏小），输入端采用0.1uf的方式耦合，在将耦合电容取下的情况下，得到的上述值。

感谢您的回复，关于噪声这块，我补充几个情况，

1：电路板上设计有两块ADS4222，共计4个ADC通道，相同情况下（输入悬空），我测试了3块板子（这里简称A,B,C板），A板和B板有两个通道输出数据保持为800,801，大约是1~3mv（两个通道位于不同的ADC上），C板只有一个通道输出数据保持为800,801，大约是1~3mv，其余通道输出情况如上文所述（原始采集到的值为06ff、06fd、06fc、06fa、或者0800、0801等原始值很规律，就在这几个值之间变化）。

2：两片ADC采用同一个电源供电，时钟是同一个时钟buff提供的两个时钟。4个模拟通道PCB layout是一样的。

3：FPGA采样并行io电平采用200MHZ，ADS4222的时钟频率为25MHZ。

另外想请教一下，数据手册上没有看到ADS4222的COMS输出模式下的内部阻抗，与FPGA之间，应该串多大的电阻已做阻抗匹配

1、您描述的“（输入悬空）”我默认是指Ax_ADCIN± 这里悬空的。

2、这里主要考虑的是电源线、时钟线在走线过程中也会受到周围高频信号的干扰，虽然源是一样的，但是分支可能受到不同的干扰。

3、CMOS输出接口输出阻抗非常小，下面链接是EVM板提供了设计文件，您可以参照其原理图串联22Ω电阻：

https://www.ti.com.cn/tool/cn/ADS4222EVM

你好！感谢回复，输入悬空，如上图，将C137和C144取下