This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

ADC3660EVM: ADC3664EVM

Part Number: ADC3660EVM

你好,我在FPGA接收ADC的DCLKP和DCLKM引脚(也即接收DCLK信号),用ILA抓出来的波形如下图所示,可以发现DCLK信号会出现规律性持续为0,且在有DCLK信号的时候,他的波形并不是恒定的(即频率不稳定,导致脉冲波形时而宽时而窄),请问是怎么回事?

PS:我用示波器探测DCLKP、DCLKM引脚,探测出来是一个频率基本稳定的类似方波的波形

  • 您好,我可能没明白您的意思,您的意思是用ILA抓出来的波形DCLK信号会出现规律性持续为0,即频率不稳定。但是用示波器测DCLKP、DCLKM就是频率稳定 的方波图形是吗?

  • 是的,在ila里面看DCLK(已经在fpga内部实现差分转单端)是频率不稳定的,而且占空比也不稳定,同时还伴有一定时间的持续为低电平现象。但是示波器看dclkm dclkp貌似就挺稳定的(不过波形不完全是方波,是类似方波)

  • 那用示波器测量DCLK(FPGA内部实现差分转单端)的波形怎么样?

    因为我觉得这个问题很奇怪,不是说使用不同的测试仪器导致波形或占空比的稳定与否。 那针对ILA或示波器,我想就测试同样的信号,比如同时测量差分信号,或者同时测量差分转单端的信号,比较下是否一致?

  • 你好,用示波器已经探测过了。FPGA给ADC的DCLKIN是正常的,频率是稳定在70M,然后ADC发送回来的DCLKM、DCLKP信号是不正常的,频率会一直抖动,有时候这两个信号会持续为0,这可能也就是导致了我在FPGA内部进行差分转单端后所得到的DCLK信号会出现一段时间持续为低电平且信号频率不稳定的因素吧。请问这种情况怎么解决(应该是ADC问题吧?)

  • 方便将示波器测试的DCLKM和DCLKP的波形附上看下吗?