同样硬件 配置为
parameter A_SYS_CFG = 24'h4be200;
parameter D_SYS_CFG = 24'h4ca800;
旧程序因为没有正确配置从片，主片可以正常读取ADC数据，DRDY信号正确产生，10.667K采样率。10K速率读取。
新的程序在ADC使能后，变更时钟长度，从片正确响应，但是状态寄存器一直报错，回复221000，读03 04 05寄存器后还是报错，改变配置寄存器故障依旧A_SYS_CFG = 24'h4b6000;D_SYS_CFG = 24'h4c3c00;
如图，ADCEN后改变长度，发送wankeup和lockregisters指令后，发送230000,240000,250000，读取状态后，adc回复四次数据后再无法回复数据。
次波形后芯片回复全部变为0，同样配置，为什么单片工作时无报错，级联后报错，并且无法正常工作
您好，
04h寄存器报错了，Negative Charge Pump Enabled 也就是A_SYS_CFG寄存器 VNCPEN bit的配置与供电电压和输入范围有关，也与调制频率有关，您供电电压使用的是多少？前端模拟输入信号幅值范围是多少？
CLKIN是多少？CLK寄存器配置的是什么？
clkin为16.384M，同样配置下主片配置成功是可以正常运行的（因为之前帖子的问题无法使能从片，解决之后出现这个问题，所以前后写入主片的配置是一样的），配置参数均收到回复，确认写入成功，输入目前设置到300mV，VCC 5V的情况下，不会触发报错，但是在级联的情况下一直在报错，这个问题是解决这个问题之后出现的ADS131A04: ADS131A04级联，主片未输出从片片选信号。 - 数据转换器论坛 - 数据转换器 - E2E
设计支持 (ti.com)
parameter CLK1REG = 24'h4d0200;//clksrc=clkin,ficlk=fclkin/2
parameter CLK2REG = 24'h4e2700;//fmod=ficlk/2,fdata=fmod/384 //sampling rate=10.67k/sps
只有主片在工作，工作时状态寄存器为2230.
2230也是有报错的，是STAT_S 寄存器和STAT_P or STAT_N register 都有报错，现在仅是bit4 有报错，通过读取STAT_P or STAT_N register，是04h寄存器有报错。所以需要检查输入信号幅值
最后一幅图是DRDY的变化，已经是10.67K的频率，目前读取频率是10K。
图中显示DRDY已经不能正确产生了。
“已经是10.67K的频率，目前读取频率是10K”这样看是读取速率小于 ADC输出速率，那么ADC转换数据肯定没法完全输出。但是看datasheet DRDY会持续产生，不明白为什么DRDY停止了。
您使用的SCLK频率是多少？
如果您设置10.67的转换速率，那么四路*2个ADC同步转换，那么SCLK的速率将是10.67K*(1+4)*2*24bits
修改频率ADC ，8K，CLK2REG = 24'h4e2500;//fmod=ficlk/2,fdata=fmod/512 //sampling rate=8k/sps。读取频率为10K。故障依旧，10K速率是FPGA产生。
发送命令芯片无响应，如最后一张图，发送了0x2f，芯片无任何回复。
此图已经发送过，均无报错，写入参数均读回确认，都发了截图，截图看不懂吗？硬件你那边描述可能因为输入问题已经损坏，已经更换新的芯片，修改完输入才上电，现象均一致，麻烦上下文一起看这个故障。
