您好，可能和寄存器的配置有关，可能输出power down了，比如register 24可以enable output或者power down output。
Register 4，register21，register 23，24，33，35，36，45，47，48，57，59，60 这几个寄存器都是可以使能LVDS输出 或者power down状态，以及输出pattern类型的配置。
除了PAT_SELECT_IND=0，那register 2的bit[9:7]需要配置输出类型，比如您配置sync模式，那么PAT_MODES[2:0]需要配置为001.
另外，register 2的bit6也要配置为1，enable pattern generated。
我测试过spi寄存器读写，是正常的，是否正确的图像如下所示，前3个dclk为数据1，然后3个dclk数据为0，使用dclk时钟串行转并行值为12‘b1111_1100_0000?
