ADC128S022: ADC128S022

您好，

1、CS持续拉低就会连续转换，连续转换时在一帧内可以输出多个转换结果。

一帧的开始在CS的下降沿开始，并在CS的上升沿结束。 每个帧必须包含16个上升SCLK沿的整数倍数。 当CS为高电平时，ADC的DOUT引脚处于高阻抗状态；当CS为低电平时，ADC DOUT引脚处于有效状态。 因此，CS是输出使能管脚。 同样，当CS被拉高时，SCLK在内部停止。

在SCLK的前3个周期中，ADC处于跟踪模式，获取输入电压。 在接下来的13个SCLK周期中，转换完成，数据随SCLK时钟输出。 在第1到4个时钟SCLK的下降沿输出前导 0，而在第5到16个SCLK时钟的下降沿输出转换结果，MSB位先输出。 如果一个帧中有多个转换(连续转换模式)，则ADC将在N*16 个SCLK的上升沿之后的SCLK下降沿重新进入跟踪模式，并在N*16+4 个SCLK的下降沿重新进入保持/转换模式。 "N"是整数值。

更详细说明见datasheet 7.3.1 Serial Interface章节描述。

2、您这里的精确是指采样率还是采样转换结果？

采样率的话，因为采样时序由CS和SCLK控制，因此您需要精确到的CS和SCLK周期。连续采样的话，因为CS是一直拉低的，那么仅需要精确的SCLK周期，16个SCLK周期是一个采样结果。

精确的采样结果的话，因为ADC已选定，那么就是避免引入噪声，涉及到模拟输入端的滤波、干净无纹波的供电电压和基准电压、时钟、PCB layout等。

您好，请问您还有什么问题未得到解决？

我看到了您的私信，不知道是不是您没有登录论坛使得您不能在帖子下面回复？不能回复是因为没有”回复”按钮吗？有什么提示或异常吗？总之很抱歉对您造成不便。

我们可以邮件沟通，我已向您MyTI邮箱发送了邮件，您可以将您的问题邮件发过来。