当前使用FPGA芯片控制ADC083000工作，FPGA输出的时钟是600Mhz，使用DDR模式接收ADC输出的数据。
当前使用的是交流耦合模式。然后通过外部扩展模式（SPI接口）配置ADC083000。当前的状态是，通过SPI接口配置，ADC芯片能进入测试模式。这时FPGA能正确接收到ADC输出的测试数据。但是当模式切回正常的采样模式的时候，FPGA接收到的数据为全FF，且OR一直显示为高。但是此时模拟输入没有加入激励信号。
您好，
OR是高电平说明输入超出输入范围了：
但是此时模拟输入没有加入激励信号。
没有加入激励信号是悬空吗？模拟输入一般不建议悬空，会耦合周围的电磁干扰。
这里建议您将模拟输入端输入有效信号，看是否可以正确采集？
问题已解决，但是原因很奇怪。
我们原理图里的Calrun信号接了上拉，把上拉去掉后，ADC就能正常工作了。但是这个信号在数据手册里只是一个output引脚啊。为什么会让芯片无法正常工作呢？
看下面截图描述，Calrun 如果是高电平的话，说明校准还没有完成，那么DCLK就没有输出，Calrun pin 有拉高的时候，DCLK可以正常输出吗？
如果DCLK没有输出，我估计芯片内部有对Calrun pin电平检测机制，外部拉高影响了Calrun pin 电平检测电路的工作，造成没有DCLK输出。
