This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请问AFE5805 LVDS输出工作在测试状态下，即EN_RAMP=‘1’时，采用FPGA可以正确解析AFE5805 LVDS输出数据。当 LVDS输出工作在正常模式下，在模拟输入端引入2MHz、100mV正弦信号，用同样的FPGA程序无法正确解析LVDS输出数据，可能是什么原因呢？AFE5805的配置应该注意些什么问题呢？
1, 把输入对地短路得到的数值是什么？能看到和2Mhz 100mV输入信号时的区别吗？
感谢JHL的回复。
看不到区别，两种情况下输出均类似于-5到+5之间的随机数。
附件为AFE5805原理图，请您帮查看下是否有误。
另外不知能否提供满足最低要求的详细的寄存器配置方案？
能否提供邮箱以方便进一步交流？
请问AFE5805上电后作了哪些操作? 没有附件，可以发邮件到我的邮箱，谢谢！
请确认你的系统在上电后对AFE5805的复位过程是怎样的？
上电后由FPGA产生持续时间为1us的低有效复位脉冲，然后配置寄存器。另外板上有复位键，复位后重新配置寄存器，还是得不到输出信号。
复位对于测试LVDS输出接口有影响吗？
采用测试模式时，LVDS输出正常。
原理图设计发到您邮箱了。
没有发现原理图有问题，根据现在的情况，感觉是ADC工作了(内部pattern有效)，但前面模拟部分根本没工作(输入信号变化，但数字输出不变)，建议做以下测试。
1，请确认模拟供电电压值都正确，只是上电复位，不写任何寄存器，看有无正确数据输出。
2，如果还是没有正确数据输出，参考AFE5808 datasheet page 36 RECOMMENDED POWER-UP SEQUENCING AND RESET TIMING来检查时序，做到一致。
谢谢！
请问ADC工作(内部pattern有效)，是不是可以排除差分输入时钟（采样时钟）的问题，在输入时钟设计为单端模式，内部寄存器配置成差分模式或输入为差分模式而寄存器配置为单端模式时，ADC内部pattern模式是否有效？
对，clock只是驱动ADC及数字输出部分，不涉及到前面模拟部分。
第二个问题涉及到内部细节电路，不能下结论。关键是配置正确能否输出？
您好，请问AFE5805EVM User Guide中的 A.1 Hardware Setup （p25）中用以连接AFE5805与TSW1250EVM的转接板的型号是什么？
这块转接板是搭配TSW1250EVM一起的，如果你已经购买了TSW1250EVM，应该包含它的。
lutao wang请问你的问题解决没，是什么原因，我调试AFE5805遇到同样的问题，能否交流哈非常感谢
