在读取心电数据，DRDY会按照一定频率输出一个低电平，空闲时为高电平。但我出来的怎么刚好相反，空闲为低电平，而且我断开与MCU的链接，信号还是一样，说明和MCU的管脚配置没问题。
各位大哥，有碰到这问题的吗？
在读取心电数据，DRDY会按照一定频率输出一个低电平，空闲时为高电平。但我出来的怎么刚好相反，空闲为低电平，而且我断开与MCU的链接，信号还是一样，说明和MCU的管脚配置没问题。
各位大哥，有碰到这问题的吗？
drdy 为输出脚，当drdy low, data ready, and drdy return to high on the first sclk falling edge. Din sould remain low for the entire read operation.
