Other Parts Discussed in Thread: LMK04828
数字版采用LMK04828产生采样时钟和sysref，给各片ADC芯片提供时钟同步
ADC芯片采用如下配置：
mem_reg0 = {24'h0000B0}; // soft reset wait 200ms
mem_reg1 = {24'h020000}; // JESD_EN = 0
mem_reg2 = {24'h006100}; // CAL_EN = 0
mem_reg3 = {24'h020101}; // JMODE = 1
mem_reg4 = {24'h020207}; // KM1 = K–1 = 7
mem_reg5 = {24'h020301}; // JSYNC_N = 1
mem_reg6 = {24'h020401}; // Scrambler enabled
mem_reg7 = {24'h020500}; // JTEST
mem_reg8 = {24'h006205}; //
mem_reg9 = {24'h009700}; //
mem_reg10 = {24'h009833}; //
mem_reg11 = {24'h006101}; // CAL_EN = 1
mem_reg12 = {24'h020001}; // JESD_EN = 1
mem_reg13 = {24'h006C00}; // 0 CAL_SOFT_TRIG
mem_reg14 = {24'h006C01}; //
mem_reg15 = {24'h021307}; // Enable overrange
mem_reg16 = {24'h002920}; //
mem_reg17 = {24'h002960}; //
mem_reg18 = {24'h002970}; //
mem_reg19 = {24'h806A00}; // FG_DONE = 1
mem_reg20 = {24'h002963}; //
mem_reg21 = {24'h02B001}; // 启用SRC_EN
mem_reg22 = {24'h004803}; // 将串行器预加重设置为3
mem_reg23 = {24'h02C11F}; // Alarm Status Register
mem_reg24 = {24'h02C200}; // Alarm Mask Register
mem_reg25 = {24'h006B00}; //
204B的IP核里sysref也是打开的。
生成bit后各片ADC正常工作，但是每次烧录Bit后，各ADC间采集各路数据相位差发生变化，想问下该怎么解决？
