您好,我使用FPGA调试ADS8332读取数据,模拟电压为VA=5V,数字电压为VBD=3.3V按照数据手册9页的figure2与figure3设计的波形,设计时延迟时间、保持时间之类的参数也是按照第8页的表格设计,现在的情况是,我cclk采用内部晶振产生,外部通讯sclk选择为12.5MHZ。我先发送16位数据配置寄存器指令是1110110011111110,之后下一个转换周期发送四位指令读取数据1101,这个周期设定为16个sclk之后或者19个sclk之后拉高片选cs,但是读数总是ffff0,而且读数就停止了,不能再进一步读取下一个转换周期的数据。