Other Parts Discussed in Thread: DLP4500NIR, , DLP4500
在DLPC350规格书中(DLPC350 DLP® Digital Controller for DLP4500 and DLP4500NIR DMDs),第11.1.2小节中有提到“DMD_DCLK and DMD_SAC_CLK clocks should be equal lengths,”并配图说明。
但在11.1.7.3小节中又列出了两个时钟所在的两个网络分组布线长度要求不一样,DMD_SAC_CLK所在的低速控制线长度最长可以达到150mm, DMD_DCLK所在的SDR 数据线组布线长度最长不能超过75mm. 两处的描述存在冲突
请问,是否11.1.2节中的描述和配图错误??实际设计以11.1.7.3节描述为准?