This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好：
如图所示，如果FPGA时钟和TLK2711-SP时钟不同源有什么影响吗？
您好，已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
您好，请问有结果了吗？
我和我们的设计师核实一下，如果有结果会回复到本贴，我们会尽快。
对于这种类型的系统，FPGA和PHY通常具有相同的参考时钟。它们可能有不同的参考时钟，但你必须在FPGA中设计一个时钟偏移补偿电路。。
