关于TLK2521的LOCK失锁问题

很有可能和时钟抖动有关，建议采用低抖动时钟作为发送端的参考时钟。

tlk2521参考时钟和发送时钟为同一时钟，我刚才有尝试在RTL2521的差分对跳线环回，发现LOCKB也无失锁现象，但进入SPF双纤光模块再环回后，LOCKB就会出现失锁现象。这时候可以排除时钟抖动引起此原因。我的参考时钟是由FPGA内部PLL倍频产生。

和SPF光模块的接口电平是一致的吗？ TLK2521输出兼容PECL电平，SPF接口是什么电平？

SFP光模块的接口电平是PECL的，已经和光模块厂家核实。换了几家公司的光模块都是同样的问题。大家是否有遇到过相同或者类似的问题，请帮忙下。

接口电路是采用的直流耦合方式还是交流耦合？建议采用交流耦合方式。

另外，经过光模块之后环回，再经过TLK2521之后输出的RD(0−17)跟发送TD(0−17)数据有错位规律吗？

交流耦合和直流耦合都有做过，经过光模块环回之后，输出的RD(0−17)跟发送TD(0−17)数据无错位现象，只有偶尔的LOCKB会失锁一到几个时钟，从而导致RD(0−17)收到的数据会误码，只要LOCKB不失锁，数据是完全正确的。和光模块厂家联系，说可能和扰码有关，但我所用的扰码在别的1.25G的SERDES芯片上无此现象。请问是否和扰码有关呢？