如上图，只要Vref_B电源一接上，Vref_A口就有一个接近的电压值，而且，该值会影响Vref_A的接入。
举个例子，我Vref_B接入3.3V，而Vref_A接入1.8V，实际测量发现，Vref_A被拉至2.3V。
请问，我电路有什么问题？该怎么修改。谢谢
如上图，只要Vref_B电源一接上，Vref_A口就有一个接近的电压值，而且，该值会影响Vref_A的接入。
举个例子，我Vref_B接入3.3V，而Vref_A接入1.8V，实际测量发现，Vref_A被拉至2.3V。
请问，我电路有什么问题？该怎么修改。谢谢
贴上全部的电路出来吧
我Vref_A和Vref_B的电源选择分别是8选1和4选1，我是说，拔下JP17的跳线帽时候，只要Vref_B接上电源，
JP17的中间PIN就有了电压，好奇怪。
我这个时候的跳线帽是未连接的，A和B的上拉都是预留的，跳线帽都没有插接的。
我自己焊接的测试小板子也是这个现象。
很怀疑申请的这批样片是不是有问题，或者是样片管理员发错了
我这个时候的跳线帽是未连接的，A和B的上拉都是预留的，跳线帽都没有插接的。
我自己焊接的测试小板子也是这个现象。
很怀疑申请的这批样片是不是有问题，或者是样片管理员发错了
