DP83849I: MIII通讯JL-103与DP83849I的方案直通网线和交叉网线问题

Part Number: DP83849I

你好。我是用的是MIII通讯JL-103与DP83849I的方案,在使用过程中,发现上位机与伺服器通讯或者伺服器与伺服器之间通讯这两种情况下,使用直通线无法通讯,使用交叉线可以。但分析其他品牌的产品,可以实现兼容两种线缆。想寻求解决方案,谢谢!

查阅DP83849I用户手册,有提到Auto-MDI/MDIX的功能引脚的信息,所以在此展开了部分试验:

1、该部分电路的拓扑说明:JL-103与DP83849I的RX_ER相连,连线中间有一个2kΩ的下拉电阻,下拉到GND。

补充:两个芯片的复位引脚均连接到MAX809STRG芯片的复位引脚。

2、查资料了解到,DP83849I会在复位阶段检测并锁存MDIX_EN引脚的功能,来判断Auto-MDI/MDIX功能的开启或关闭,若为低电平相当于强制关闭Auto-MDI/MDIX功能。所以,我将2kΩ下拉电阻去掉(操作1),保证在复位时序前MDIX_EN为高电平。结果还是不行。

3、怀疑是JL-103的影响导致,切断了与JL-103的反馈信号的线路(操作2)。结果还是不行。

4、打算从复位时序开始分析,测试波形图如下:

①CH1:3.3V,CH2:MDIX_EN,CH4:RESET_N(操作2+操作1)

时刻1: 3.3V上电过程和MDIX_EN一致,H电平;RESET_N为L电平。

时刻2:RESET_N为L缓慢上升;在RESET_N上升过程中,MDIX_EN从H变L,时间大约50ns;3.3V为H平稳。

②CH1:3.3V,CH2:MDIX_EN,CH4:RESET_N(操作1)

时刻1: 3.3V上电缓慢变H电平;MDIX_EN为L电平,RESET_N为L电平。

时刻2:RESET_N为L缓慢上升;在RESET_N上升过程中,MDIX_EN从H变L,时间大约50ns;3.3V为H平稳。

  • 你好,

    遗憾的是,翻译过程中没有提供图片。

    是否存在SMI访问权限?可以通过寄存器检查MDIX功能锁存情况。

    真挚地,
    杰罗姆

  • 你好,

    感谢您的回复!

    抱歉我写的第4点有误,下面重新表述一下,并补充图片:

    4、打算从复位时序开始分析,测试波形图如下:

    ①CH1:3.3V,CH2:MDIX_EN,CH4:RESET_N(操作2+操作1)

    时刻1: 3.3V上电过程和MDIX_EN一致,H电平;RESET_N为L电平。

    时刻2:RESET_N为L缓慢上升;在RESET_N上升过程中,MDIX_EN从H变L,时间大约50ns;3.3V为H平稳。

    参考了手册的18页,观察到“MDIX_EN从H变L,时间大约50ns”这个现象和芯片的功能锁存现象相似,不明确是否是T2.2.3这个时刻

    ②CH1:3.3V,CH2:MDIX_EN,CH4:RESET_N(操作2)

    时刻1: 3.3V上电缓慢变H电平;MDIX_EN为L电平,RESET_N为L电平。

    时刻2:RESET_N为L缓慢上升;在RESET_N上升过程中,MDIX_EN从H变L,时间大约50ns;3.3V为H平稳。

    关于第一点,电路的拓扑说明,补充图片:

    再次感谢您的答复,期待您新的回复!