Part Number: DP83867CS
phy芯片与fpga通过rgmii接口连接，phy芯片通过网线和电脑连接(速率1G link up)， 该phy芯片配置rgmii模式后（即即该phy芯片的RESET_N先复位1s，然后配置寄存器0x10值=0x5048， 禁用sgmii， 查询0x32寄存器值=0xd3，即使能rgmii，不再配置其他寄存器值）
(1) phy不发数据包的时候，在fpga侧，用ila抓取rgmii rx端口信号（如下图1），rgmii_rxctl和rxdata[0]持续有波形发出，类似时钟波形，这个是否正常？如果不正常，如何分析？
（2）电脑通过phy芯片向fpga发数据包的时候，fpga侧内部抓取的rgmii rx端口信号正常，可以正确解析以太包（下图2）。(下图的gmii信号是根据rgmii rx信号恢复的以太包数据)
