Other Parts Discussed in Thread: LMK04828, CODELOADER
TI工程师,
你们好！我在配置LMK04828时，使用单PLL模式（PLL2),PLL1 powerdown.PLL2的鉴相频率设定为100M!通过示波器观测时钟有输出。但是Status_LD2引脚（已经配置为pll2 lock标志）为低，读取0x183寄存器，寄存器值也为0x00，表明PLL2未锁定！！
反复看datasheet，看到LOCK信号与PLL2_DLD_CNT设定有关.
设定50ppm，得到PLL2_DLD_CNT为1850，不知道这样设置是否合适.
还有环路滤波参数选择会影响PLL2 LOCK ?
配置文件见附件（去除后缀.txt即为配置的mac文件）
期待您的回复！！
