Other Parts Discussed in Thread: CDCE62005
电路设计是按照TMS320C6678EVM开发板画的。两脚晶振,旁边加个起振电容。在此不贴出来了。
当把程序下载到FPGA后,晶振的输出端一直是高电平,测了电压是2.16V,电压在波形和地的抖动一样,所以判断没有起振。
但是比较奇怪的是晶振没起振,但是CDCE62005的输出都有,在低频输出的情况下波形较好,但是在高频输出的情况下,比如100M的情况下,波形很烂,像是和地一样,只不过是拉高的。输出频率为312.5M的时候,有一段频率波形都正常,但是在其他段可能出现波形很烂的情况,然后和地对比了下,感觉像是被地影响了一样。