This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请教一个关于sn74Avc16T245的问题，
我的电路在3.3V->1.8V工作完全正常，输出波形电压清晰，边沿稳定无噪声。
但是在1.8V->3.3V时，输出波形的边沿出现了明显的毛刺，幅值很明显，每个周期都波形都有这个毛刺，有时甚至会干扰到FPGA对时钟沿的判定。
请问：在升压电平变换（1.8->3.3）的过程中产生这个毛刺的现象是正常的么？有没有什么方法避免这个干扰呢？
1. A路给的是3.3V还是1.8V？两个DIR和~OE给的是几伏的逻辑？
2. 你3.3V那一端的输出负载有多大？输出电流有多大？最好能上个电路图。
3. 换个片子上去，看看还有没有类似问题。
Decapton Wang 说： 1. A路给的是3.3V还是1.8V？两个DIR和~OE给的是几伏的逻辑？ 2. 你3.3V那一端的输出负载有多大？输出电流有多大？最好能上个电路图。 3. 换个片子上去，看看还有没有类似问题。
您好，
1、A路给的1.8V，两个DIR和OE都给的是VCCA的逻辑，即1.8V。
2、3.3V那一段接的是ALTERA fpga的IO口，负载很小，电路不会超过ma，也就在100UA以内吧~
3、好几个板子都是相同的现象，估计能够初步排除芯片的额故障问题。除非是这一批次的芯片出现问题，但可能性应该很小。
附上了相关的电路图
非常感谢~
另外，由于担心是悬空输入端未接地引起的这个问题，A5~A8的输入端已经做出了接地处理~但是B1~B4的输出还是存在这个问题~
速率是多少？串联一个电阻试一试
手册上只是指出四个控制脚是由VCCA供电，但是并没有说要DIR接一个10KΩ的上拉电阻，也没有说~OE要接一个1KΩ的下拉到地，建议把这四个电阻换成0Ω试试。还有就是检查一下1.8V和3.3V共地和不共地时，效果会怎样。
好的~我去试一试这四个电阻的问题，现在1.8V和3.3V都是出于共地的状态，因为考虑到都是数字电源，所以没有隔开~
你好~已经有串联0欧的电阻，请问有需要改成22欧么？速率是30.72Mhz
直接0Ω，先试试看结果怎么样。如果还是有问题，试试看把供电用比较干净的稳压电源效果怎么样。
刚换过换过了~情况还是一样的=。=~电源是TPS79618和TPS70633~难道不能共地？共地应该是需要的吧？
那用3.3V的电压驱动四个控制脚，看看输出特性是怎样的。从电路图上看不出什么问题了。
换成22欧姆的。注意是源端端接
难道在3.3V那一侧有端接的要求？可是那边只是一个FPGA的IO啊。要不在3.3V那端的串联一个50Ω以内的小电阻试试看。
好的~我再试试~
好的~我再试试~以前的0欧就是源端端接的~
