问题描述：
我司某项目研发设备A，使用4颗DS110DF410（两颗TX，两颗RX）出两个40G口（4*10.3125Gbps），使用5m 26awg cable进行两口互环，常温出现两个端口RX 端均有CRC。使用1.5m cable和40G光模块未出现CRC。
DS110DF410经过molex IMPACT连接器到40G的接口cage，总共PCB走线约6in（M4级别板材）。
我司实验情况说明：
1、使用该项目设备A的40G口，用5m 26awg cable与其他设备B（非同一类型设备）连接，设备B没有出现任何CRC或者丢包、设备A出现RX端CRC，和问题描述现象一致；则排除设备A的TX端问题，聚焦在设备A的RX端。
2、DS110DF410设置流程按照TI给出的《DS100DF410 Aviod CTLE Mal-adaption_20150209.docx》的相关流程设置；使用外部时钟模式、RX端使用模式3；TX端幅值输出1.3V，预加重5.6db，fast沿；
3、DS110DF410的2.5V输入，经过更改后，到DS110DF410的芯片管教，电压有2.55V，纹波/噪声控制在30mV以内；但仍然有RX端CRC；
4、将DS110DF410只使用任意2个lane（另外两个lane无信号），则不会出现CRC；如果DS110DF410使用为3个lane及以上，则会出现CRC；且丢包大概率在lane3，lane1概率低很多，lane0和2基本无CRC。两颗RX端均表现一致。且测试了多台设备，均有此规律；
5、怀疑是DS110DF410的内部1.2v滤波电容有异常，顾将芯片建议的0.022u更改为3300p、0.01u、0.01+0.01u、0.1u均无改善，将0.022u更换为10u，则出现端口直接无法link；
6、测试DS110DF410的0.022u的两个管教电压，发现同一芯片的四组0.022u电容的压差有最大约100mv；
7、将DS110DF410只使用任意2个lane（另外两个lane无信号），无CRC。但如果使用外用表的表笔接触相关lane的0.022u电容，则会出现CRC；
目前，此问题排查有两周，无明显进展。且该问题阻塞了我司另外一个大型项目的调试，也影响了另一个大型项目的方案，请帮忙提供下改善意见，感谢！
