我们有两块CDCE72010的EVM，分别在PRI REF输入同步的100M LVDS时钟，根据不同配置，现在每一个CDCE72010都可以显示模拟锁或数字锁成功，并且两块CDCE72010都可以输出12.288M时钟（我们统计周期为81.38ns，后面的几位小数在持续变化），但是两块CDCE72010之间的输出不同步，是否有寄存器组合可以控制输出时钟和REF的上升沿同步？
我们有两块CDCE72010的EVM，分别在PRI REF输入同步的100M LVDS时钟，根据不同配置，现在每一个CDCE72010都可以显示模拟锁或数字锁成功，并且两块CDCE72010都可以输出12.288M时钟（我们统计周期为81.38ns，后面的几位小数在持续变化），但是两块CDCE72010之间的输出不同步，是否有寄存器组合可以控制输出时钟和REF的上升沿同步？
