• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 14 订户
  • 视图 1522 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

关于同步时钟的设计

siyu xia
Prodigy 225 points

Other Parts Discussed in Thread: LMK04828

目前我在进行多板ADC采集同步的设计，计划使用LMK04828,输入40MHz时钟，LMK04828使用单环0-delay模式，输出时钟345MHz，按照我目前的理解，如果不依靠同步信号，仅使用0-delay模式，无法达到多板间输出的345MHz时钟同步的效果。而如果使用外部提供的同步信号，那么多板间的同步信号的建立时间的不稳定，也会导致输出时钟相位每次配置后都不一致。不知道我的理解是否正确，如何设计能够达到多板间时钟同步的要求。

  • 0
    Prodigy 225 points

    另外，0-delay模式的固定相位差指的是输出时钟与输入时钟的相位差，还是输出时钟与输入时钟经过R分频器之后的时钟的相位差。

  • 0 回复 siyu xia
    TI__Guru**** 295050 points

    siyu xia 说：

    另外，0-delay模式的固定相位差指的是输出时钟与输入时钟的相位差，还是输出时钟与输入时钟经过R分频器之后的时钟的相位差。

    0-delay模式的固定相位差指的是输出时钟与输入时钟的相位差.

  • 0 回复 Kailyn Chen
    Prodigy 225 points

    非常感谢您的回复，可能是我描述的并不是很清楚，0-delay模式的固定相位差是在一次上电之后会保持固定值，但是如果输入时钟经过了分频器，那么每次上电之后的相位差都会保持一致吗，毕竟输入时钟经过R分频后会有R个可能的相位。