你好：
最近涉及一个项目，6U机箱背板中板卡与板卡间的点对点通信，打算走LVDS（通过FPGA的差分IO实现），速率100Mpbs，最长走线大约有600mm，考虑信号完整性等问题，打算选用一个均衡器（带预加重和均衡功能）来实现，但TI官网里面很多均衡器的速率均为几百M至上G，比如DS15EA101，DS25BR110，其中DS15EA101数据手册明确说明支持速率是150Mbps至1.5Gbps，DS25BR110没有明确说支持的最低速率，背板点对点通信速率定在100Mpbs，不知道用上诉两种均衡器有没有问题，如果不行还有没有支持速率更低一些的均衡器。
如果给出了min data rate超过100Mbps的话，还是建议选择其他更低data rate的器件来使用。
您可以考虑SN65LVDS100这款LVDS repeater，但不带预加重功能。您可以看下它使用不同长度的CAT5e的测试结果：
Kailyn：
您好，感谢您的解答，刚找到一个IC，DS25BR100，带预加重和均衡功能，支持最高速率3.125Gbps，但没有最低速率的下限值，这样的话用在100Mbps LVDS背板PCB走线中应该没问题吧？
同样还有一个疑问，带预加重和均衡功能的IC（如DS25BR100）与Translator/Repeater/Buffer这样的IC（如SN65LVDS100）用在背板PCB走线中区别有多大？这个项目对通信安全性要求很高所以想选择一个较优的方案。
Kailyn：
您好，感谢您的解答，刚找到一个IC，DS25BR100，带预加重和均衡功能，支持最高速率3.125Gbps，但没有最低速率的下限值，这样的话用在100Mbps LVDS背板PCB走线中应该没问题吧？
同样还有一个疑问，带预加重和均衡功能的IC（如DS25BR100）与Translator/Repeater/Buffer这样的IC（如SN65LVDS100）用在背板PCB走线中区别有多大？这个项目对通信安全性要求很高所以想选择一个较优的方案。
Kailyn Chen：
你好，对DS25BR100这个芯片，综合以上的问答，结合自己最近的设计和调试情况，有以下新的问题：
1.芯片容易损坏。对插接在背板的板卡使用DS25BR100进行LVDS通信过程中经常出现芯片损坏情况，我们的应用中有一种主控制器板卡贴了近30个该芯片，第一版的板卡贴片2张板卡，每张板卡都有1至2个芯片损坏，第二版的板卡中依然也出现该种损坏模型，第一版DS25BR100和设计中的FPGA使用同一个5V转3.3V的LDO供电，第二版为了降功耗DS25BR100和设计中的FPGA使用同一个5V转3.3V的DC/DC供电，损坏具体模型包括：第一种模型是IN±端有数据送入但OUT±端无数据输出，第二模型是比如EQ端通过10K电阻上拉到3.3V电源但实测仅有1.6V左右电压，该种情况下芯片OUT±端依然无输出。
2.Datasheet中说明DS25BR100内部有100欧端接电阻，但在用作接收buffer（LVDS）时FPGA侧内部必须配置100欧端接电阻才能正常接收数据，不配置100欧端接电阻个人认为DS25BR100输出为标准的3.5mA的LVDS信号，用示波器测试的波形异常，配置上100欧电阻后示波器测试的波形正常，FPGA数据接收也正常。
3.芯片在用作接收buffer时开启均衡功能（芯片用作发送buffer时开启了预加重功能），IN±端无数据或者悬空状态下OUT±端有很大噪声，差分探头测试在示波器端显示噪声的Vp-Vn峰值可达400mV，在FPGA端会解析出无规则的数据，背板LVDS通信速率125Mbps。
4.针对第1、2、3种问题，有没有很好的解决措施或者方法呢？
