This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
線路設計(如附件)依照LMX2492EVM，但量測PIN_CPOUT一直是處於低位準，而導致PLL無法LOCK
請問，我該怎麼做修正?
晶振输入都没问题吧？ VCC_CP电压正常吧？POWERDOWN bit有没有正确配置?
DEAR KAILYN
目前確認過晶振40MHz、VCC_CP=3.3V、POWERDOWN bit R2為0x000201
不知有何見解?
POWERDOWN bit R2為0x000201：
R2寄存器，bit2为SWRST， SWRST=0 为normal operation。
bit[1:0]为powerdown控制，当为1即01时为power up。因此Reg R2为0X01h。
多謝妳的回覆，所以妳的意思是0x000201是否有誤?
因為我有比對過LMX2492EVM的R2，也一樣是0x000201
R2寄存器是8bit，不知您这里0x000201代表的是什么意思。
