请问XIO2001的PCI时钟是在PERST#解复位之后才能输出的么?能不能不依赖解复位,提前输出。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请问XIO2001的PCI时钟是在PERST#解复位之后才能输出的么?能不能不依赖解复位,提前输出。
您好,为了保证芯片正常工作, 建议是按照datasheet中的上电时序步骤去完成,复位信号由低到高起来之后再给稳定的时钟信号:
1. Assert GRST and PERST to the device.
2. Apply 1.5-V and 3.3-V voltages.
3. Deassert GRST.
4. Apply a stable PCI Express reference clock.
5. To meet PCI Express specification requirements, PERST cannot be deasserted until the following two delay requirements are satisfied:
– Wait a minimum of 100 μs after applying a stable PCI Express reference clock. The 100-μs limit satisfies the requirement for stable device clocks by the deassertion of PERST. – Wait a minimum of 100 ms after applying power. The 100-ms limit satisfies the requirement for stable power by the deassertion of /PREST.
您好,您是指的M66EN 和PCLK66_SEL 这i两个引脚提供四种PCI 时钟频率的时候, 需要在PERST 解复位是吗? datasheet中确实描述了,在PERST解复位之后, 通过这两个引脚的高低电平来决定输出哪一个频率的输出. 所以如果不依赖于PERST#的话,在它还没有解复位之前, PCI clock 应该是不能达到预期输出的.
因此对于XIO2001 来说, PCI的时钟输出是需要在PERST#解复位之后输出.
看XIO2001的时序的话, 在上电起来稳定之后, GRST解复位之后最少等100ms,PERST解复位, 电压上电起来到稳定几十毫秒的时间, PERST解复位之后, 就可以输出PCI时钟, 在240ms之前就已经有稳定的时钟输出了, DSP的PRST是不是也是至少240ms? 为了保证32个稳定时钟周期,是否可以适当延长DSP的解复位时间? 而XIO2001的这边PERST我们就用最少的时间,即 GRST解复位之后等100ms,PERST解复位.