This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
千兆PHY RGMII接口在PCB设计有要求对时钟线延时，取决于MAC/PHY内部是否带时钟延时，那么 百兆的 PHY 是不是没有时钟线延时的要求，外部时钟同步直接差分等长就好了呢？
您好，和您确认下，是在哪里介绍千兆应用， 要求时钟线延迟的内容的？ 我在DP83826的datasheet中没有看到相关介绍，所以和您确认下。
这个手册里是没有的，我是在千兆phy DP83867里看到的，所以就想多了解些，是不是百兆的没有时钟线延时的说法；
对于百兆PHY的应用layout, 是不是TX&RX和数据都跟REFCLK等长就好了。
您好，能否给我关于DP83826 PCB user guide? 手册里只有简单的说明
