933-934无法解串<自制Sensor信号HS,VS,PCLK>

Zhang Qing

(1)选用的Sensor模块,可以输出VS,HS,PCLK信号; Sensor厂家认为sensor已正常工作
   数据如下
   PCLK = 72M, FRAME_LENGTH_LINES = 746, LINE_LENGTH_PCK = 3216
   FPS = PCLK / FRAME_LENGTH_LINES / LINE_LENGTH_PCK = 72 / 746 / 3216 = 30.01 fps
   Trow = LINE_LENGTH_PCK / PCLK = 3216 / 72 = 44.67 us
   H-Active = 44.67 / 3216 * 1280 = 17.78 us
   V-Active = 720 * 44.67 = 32.16 ms
(2)933.<0x0C>寄存器,检测到"PCLK Detect, LINK Detect"
(3)934.<0x4E>寄存器,检测"NO_FPD3_CLK=1,FPD3_ENCODE_ERROR=1"

Sensor端的933, 需要什么配置？主控端的934, 需要什么配置?

而采用"某款成品Sensor, 同样是(933串行化)", 可以直接显示

4 年多前

0 Zhang Qing 4 年多前

Prodigy 80 points

0 Kailyn Chen 4 年多前

TI__Guru**** 295050 points

您好，自制的时钟和同步信号的时序是否满足datasheet的要求？参考933对于PCLK的时序要求，dataheet中6.6 Recommended Serializer Timing For PCLK部分的参数看下。
同样对于HSYNC和VSYNC的要求，在引脚定义中也已经给出来：
12-bit mode: No HS restrictions (raw) 2. 10-bit mode: HS restricted to no more than one transition per 10 PCLK cycles.
无法正常解串的话，首先可能PCLK的时序要求不符合933的要求。
另外，自制sensor输出的视频信号没有确定的时序标准。

接口

接口论坛

933-934无法解串<自制Sensor信号HS,VS,PCLK>